發(fā)布時(shí)間:2021-10-08
瀏覽次數(shù):113
新型頻率源的設(shè)計(jì)
在上一節(jié)中介紹了利用 DDS 與 PLL 外混頻設(shè)計(jì)的頻率合成器,雖然此方案可以克服電壓調(diào)制 VCO 方案中非線性度的缺點(diǎn),但限于 DDS 技術(shù)還遠(yuǎn)遠(yuǎn)無法達(dá)到設(shè)計(jì)要求的頻率,須經(jīng)過一系列的上變頻與倍頻處理,電路復(fù)雜,所需芯片較多,成本高,不利于廣泛應(yīng)用。考慮到這些因素,下面將利用 PLL 芯片 ADF4159 來設(shè)計(jì)一種新型的頻率源,不僅具有以上方法的高線性度、高頻率分辨率、高頻率、對(duì)雜散抑制較強(qiáng)等優(yōu)點(diǎn),而且在此方案中 DDS 不再使用,電路簡(jiǎn)單,成本較低。是 FMCW 雷達(dá)信號(hào)源的理想解決方法之一。
項(xiàng)目指標(biāo)要求
根據(jù) FMCW 測(cè)距原理以及實(shí)際系統(tǒng)的需求,確立本次頻率源設(shè)計(jì)的指標(biāo):
輸出頻率:24GHz~25GHz
頻率步進(jìn):50k Hz
頻率分辨率:小于 10Hz
線性度:小于 0.01%
調(diào)頻周期:16ms
相位噪聲:優(yōu)于-90d Bc/Hz@100k Hz
優(yōu)于-105d Bc/Hz@1MHz
系統(tǒng)方案設(shè)計(jì)
如圖 4-4 為該系統(tǒng)方案框圖。
該方案系統(tǒng)主要由兩部分構(gòu)成,一是以 ADF4159 為**的小數(shù)分頻頻率合成器部分,通過對(duì)芯片的設(shè)置來對(duì)整個(gè)源部分的輸出進(jìn)行控制;二是 PLL 環(huán)路部分,結(jié)合 ADF4159,通過環(huán)路濾波器和帶有二分頻器的 VCO 輸出 24GHz~25GHz 步進(jìn)20k Hz 的掃頻頻率。該方案有以下幾點(diǎn)優(yōu)勢(shì):
1、該方案的**是一個(gè)頻率合成器芯片ADF4159,其片內(nèi)具有FMCW掃頻功能,由其構(gòu)成的PLL環(huán)路即可滿足頻率源調(diào)頻要求,設(shè)計(jì)過程不再需要DDS部分,簡(jiǎn)化了電路,并使成本降低。
2、方案應(yīng)用了PLL環(huán)路,可以充分利用PLL的窄帶濾波特性,提升帶外雜散的抑制程度,進(jìn)而降低雜散水平。
3、ADI公司自帶的PC端軟件可對(duì)ADF4159直接進(jìn)行設(shè)置,無需另外的單片機(jī)控制以及編程,使控制更加便捷靈活。
芯片 ADF4159 介紹
ADF4159 基本介紹
ADF4159是一種RF頻率高達(dá)13GHz的PLL頻率合成器,在ADF4159上的鑒頻鑒相器較高頻率可達(dá)110MHz,功耗低于100mW;內(nèi)置高分辨率25位小數(shù)N分頻模數(shù)和片內(nèi)FMCW斜坡發(fā)生功能,這使其非常適合頻率調(diào)制連續(xù)波(FMCW)雷達(dá)功能,包括汽車?yán)走_(dá)系統(tǒng)、微波點(diǎn)到點(diǎn)(PtP)系統(tǒng)、通信儀器和測(cè)試設(shè)備。
如圖4-5所示,ADF4159由低噪聲數(shù)字鑒頻鑒相器(PFD)、精密電荷泵和可編程參考分頻器組成。該器件內(nèi)置一個(gè)-A型小數(shù)插值器,能夠?qū)崿F(xiàn)可編程小數(shù)N分頻。INT和FRAC寄存器可構(gòu)成一個(gè)總N分頻器(N=INT+(FRAC/225))。
圖 4-5 ADF4159 內(nèi)部結(jié)構(gòu)框圖
ADF4159 是一款具有調(diào)制、以及快速和慢速波形產(chǎn)生能力的 13GHz 小數(shù) N 分頻頻率合成器,該器件使用25位固定模數(shù),提供次赫茲頻率分辨率。ADF4159可用于實(shí)現(xiàn)頻移鍵控(FSK)和相移鍵控(PSK)調(diào)制。還有一些可用的頻率掃描模式,可在頻域內(nèi)產(chǎn)生各種波形,例如鋸齒波和三角波。掃描可以設(shè)置為自動(dòng)進(jìn)行,也可以設(shè)置為通過外部脈沖手動(dòng)觸發(fā)每個(gè)步驟。ADF4159具有周跳減少電路,可進(jìn)一步縮短鎖定時(shí)間,而無需修改環(huán)路濾波器。所有片內(nèi)寄存器均通過簡(jiǎn)單的三線式接口進(jìn)行控制。ADF4159采用2.7V至3.45V模擬電源和1.62V至1.98V數(shù)字電源供電,不用時(shí)可以關(guān)斷。
ADF4159工作原理
ADF4159由單頻模式、頻率調(diào)制模式和中斷模式,它能夠在頻域內(nèi)產(chǎn)生五種波形:?jiǎn)我恍逼峦话l(fā)脈沖、單一三角突發(fā)脈沖、單一鋸齒突發(fā)脈沖、連續(xù)鋸齒斜坡和連續(xù)三角斜坡。在本次設(shè)計(jì)中,主要應(yīng)用的是ADF4159產(chǎn)生連續(xù)三角斜坡的特性,并以此來介紹ADF4159的工作原理。
由圖4-5可知,ADF4159由低噪聲數(shù)字鑒頻鑒相器(PFD)、精密電荷泵和可編程參考分頻器組成。如圖4-6為RFINT分頻器結(jié)構(gòu)圖,
ADF4159具有25位固定模數(shù)。此模數(shù)輸出頻率間隔分辨率為:
FRES=FPFD/225 (4-1)
其中PFDf 是鑒頻鑒相器(PFD)的頻率。例如,PFD頻率為100MHz時(shí),可實(shí)現(xiàn)2.98Hz的頻率步進(jìn)。
利用INT和FRAC的值以及R分頻器,可以產(chǎn)生間隔為鑒頻鑒相器(PFD)的分?jǐn)?shù)的輸出頻率。
VCo的輸出頻率公式為:
其中:RFour是外部電壓控制壓控振蕩器(VCO)的輸出頻率;INT是12位分頻器的預(yù)設(shè)分頻比(23至4095);FRAC是小數(shù)分頻的分子(0至25-1)。PFD頻率(frfo)公式為:
其中:REFM是基準(zhǔn)輸入頻率;D是REFN倍頻器位(0或1);R是二進(jìn)制5位可編程參考分頻器的預(yù)設(shè)分頻比(1至32);T是REFN2分頻位(0或1)。
圖4-7為斜坡信號(hào)產(chǎn)生的示意圖。定義斜坡的關(guān)鍵參數(shù)有:頻率偏差;超時(shí)間隔;步進(jìn)數(shù)。
其中:CLK,和CLK,12位時(shí)鐘值(寄存器R2中的12位CLK,分頻器和寄存器R4中的12位CLK,分頻器)。對(duì)于斜坡分頻器,寄存器R4中的位DB[20:19]必須設(shè)為11。fero為PFD頻率。CLK,或CLK,必須大于1,即不允許CLK,=CLK2=1。
(4)步進(jìn)數(shù):
20位步進(jìn)值定義了發(fā)生跳頻的次數(shù)。從起始值起,INT值的遞增幅度不得超過28=256。
ADF4159可完成斜坡的種類有多種,它們的產(chǎn)生機(jī)理分別為:
(1)單一斜坡突發(fā)脈沖:
較基本的波形是單一斜坡突發(fā)脈沖。其他所有波形均在此波形基礎(chǔ)上變化。
在單一斜坡突發(fā)脈沖中,ADF4159被鎖定至FRAC/INT寄存器(RO)內(nèi)定義的頻率。使能斜坡模式時(shí),ADF4159將N分頻器遞增DEVx25V-OFFSE7,造成各定時(shí)器間隔上的頻移focv。此頻移重復(fù)發(fā)生至設(shè)置的步進(jìn)數(shù)為止。然后ADF4159保留較終N分頻值。
(2)單一三角突發(fā)脈沖:
三角突發(fā)脈沖類似于單一斜坡突發(fā)脈沖。不過,完成步進(jìn)后,ADF4159開始在每個(gè)超時(shí)間隔中將N分頻值遞減DEV×20EV-OFFSET。
(3)單一鋸齒突發(fā)脈沖
在單一鋸齒突發(fā)脈沖中,N分頻值在步進(jìn)數(shù)后的下一個(gè)超時(shí)間隔中復(fù)位至初始值。ADF4159將保留此N分頻值。
(4)連續(xù)鋸齒斜坡
連續(xù)鋸齒斜坡是單一鋸齒突發(fā)脈沖的重復(fù)版本。波形重復(fù)至禁用斜坡為止。
(5)連續(xù)三角斜坡
連續(xù)三角斜坡是單一三角突發(fā)脈沖的重復(fù)版本。不過,完成步進(jìn)后,ADF4159開始在每個(gè)超時(shí)間隔中將N分頻值遞減DEV×2EV-0FFSET。當(dāng)再次完成步進(jìn)數(shù)時(shí),它會(huì)重新遞增N分頻值。重復(fù)這一過程便產(chǎn)生三角波形。波形重復(fù)至禁用斜坡為止。